ATELIER CAP’TRONIC : Langage C Embarqué Temps Réel sur ARM CORTEX M3 / M4

Formations





Accueil du site > fr > Formations > Ateliers - historique 2012 > ATELIER CAP’TRONIC : Langage C Embarqué Temps Réel sur ARM CORTEX M3 / (...)
Du 18 au 19 juin 2012LAAS/CNRS Toulouse
Cet atelier CAP’TRONIC permettra aux participants de parcourir le langage C en indiquant les bonnes règles d’utilisations dans le monde de l’embarqué et de rappeler le rôle fondamental de la chaine de paramétrage.

De plus, une introduction à la famille CORTEX M3/M4 sera réalisée, appuyée par un projet de serveur HTML sur une cible STM32.

Programme :

Lundi 18 Juin

- 9h00-12h00 : LE LANGAGE C TEMPS REEL
  • Le C ANSI
  • Les fonctions : respect de l’ABI
  • L’allocation des variables : la chaine de paramétrage
  • Règles de codage

- 13h00-17h00 : PRESENTATION DES ARCHITECTURES ARM
  • Architectures ARM
  • Profiles A, R et M
  • Evolution des jeux d’instructions ARM

- INTRODUCTION AU CORTEX-M3
  • Modèle du programmeur
  • Jeux d’instructions Thumb-2
  • Mapping mémoire fixe et types de mémoires
  • Barrières d’accès mémoire et de synchronisation
  • Memory Protection Unit
  • Privilèges, Modes et Stacks
  • Gestion d’interruption
  • Nested Vectored Interrupt Controller (NVIC)
  • Gestion de la consommation
  • Debug

Mardi 19 juin

- 9h00-12h00 : INTRODUCTION AUX OUTILS DE DEVELOPPEMENT
  • Compilateur RVCT
  • Codewarrior for RVDS
  • RVD debugger
  • RVISS simulator
  • JTAG run control unit
  • Trace capture unit

- DEVELOPPEMENT LOGICIEL EMBARQUE POUR CORTEX-M3
  • Positionnement de code, données, piles et tas dans le mapping
    mémoire ; scatterloading
  • Adaptation de la librairie C standard pour une cible donnée
  • Reset et initialisation
  • Compilation et debug d’une image
  • Les veneers de branchements longs

- 13h00-17h00 : OPTIMISATIONS C/C++ POUR LE CORTEX-M3
  • Optimisations du compilateur ARM
  • Interfaçage C/C++ et assembleur
  • Développement avec le compilateur ARM
  • Mesure d’utilisation de la pile
  • Utilisations des variables globales et locales, alignement des
  • structures

- DEBUG
  • Les fonctionnalités de debug du Cortex-M3
  • Mode Monitor
  • Opération ETM de base

- INTRODUCTION TO STM32

Les 3 blocs principaux
  • plateforme,
  • coeur,
  • périphériques

- Démonstrations : Etude d’un « Serveur HTML » sur une carte à base d’un microcontrôleur STM32

Contact et inscription :
Didier VIRATELLE : 06.83.04.09.78 - viratelle@captronic.fr

Lieu de l’événement :
LAAS/CNRS - 7 av du colonel Roche 31400 Toulouse

Inscriptions – Participation aux frais
- Pour les adhérents CAP’TRONIC : prise en charge totale du cout de l’inscription dans la limite de 10 hommes/jour de formation dans l’année d’adhésion.

Pour les adhérents CAP’TRONIC, pour lesquelles la participation à l’atelier est gratuite, l’inscription sera validée à réception d’un chèque de 100 €TTC par personne qui sera renvoyé au participant après l’atelier. En cas d’absence non remplacée à l’atelier, la caution sera encaissée, une facture établie.

- Pour les grandes entreprises et PME non adhérentes :
956,80 € TTC (TVA 19,6 % incluse), soit 800 € HT pour les deux journées

- Pour les centres de compétences, membres actifs de JESSICA FRANCE
478,40 € TTC (TVA 19,6 % incluse), soit 400 € HT pour les deux journées
Crédits © JESSICA FRANCE 2005 - 2016
Le programme CAP’TRONIC est financé par le Ministère de l’Economie et des Finances.