Logo de la rubrique ATELIER CAP’TRONIC : Traitement numérique du signal sur DSP et FPGA

ATELIER CAP’TRONIC : Traitement numérique du signal sur DSP et FPGA

Du 13 au 14 décembre 2012 Lyon INSAVALOR

Pour connaitre les prochaines sessions de formation en traitement du signal cliquez ici




Objectifs : En précisant les notions de bases et en illustrant le protocole de développement par deux exemples concrets de mise en œuvre, cet atelier vise aussi à présenter les deux grandes familles de solutions technologiques de traitement numérique du signal dans l’embarqué : les processeurs DSP et les FPGAs.

PROGRAMME

Jour 1 : Traitement du signal sur DSP

8H30 - Accueil

8H45 - Introduction au traitement numérique des signaux :
- L’échantillonnage et la numérisation des signaux : Théorème de Shannon,
- La numérisation des signaux, panorama des différentes technologies des ADC & DAC.
- Exemple de mise en œuvre matérielle, les pièges à éviter.
- Notion de base de traitement numérique du signal : aspect temporel, aspect fréquentiel. Le produit de convolution. Le filtrage et la transformée de Fourier

10H15 - Algorithmes et outils de simulations
- Présentation des algorithmes de base filtre FIR et FFT.
- Présentation des outils modernes de traitement du signal : Matlab.

11H30 - Synthèse d’un filtre numérique sous Matlab

12H00 - Pause déjeuner

13H30 - Mise en œuvre d’algorithme sur une architecture DSP
- Démystification du DSP.
- Présentation des architectures modernes de DSP : MAC, ALU, architectures DualMAC et SIMD. Gestion de Flux de données : DMA. Gestions de périphériques embarqués
- Présentation des outils de développement : IDE, RTOS...
- Conseils de mise en œuvre matérielle.

15H15 - Atelier de mise en œuvre d’une architecture DSP :
- Intégration d’un algorithme de filtrage par FFT sur DSP Blackfin BF53X

17H15 - Synthèse/Discussions sur la technologie DSP
- Les difficultés, les pièges à éviter, les ressources à mettre en œuvre. Exemple de design industriels

Jour 2 : Traitement du signal sur FPGA

8H30 - Accueil

8H45 - Mise en œuvre d’algorithme sur une architecture FPGA :
- Pourquoi un FPGA ?
- Présentation des diverses architectures de FPGA (Xilinx, Lattice, Altera, Atmel, Actel) et leurs marchés respectifs
- Présentation des outils de développement et intégration

10H30 - Développement d’application de traitement du signal en VHDL
- Implémentation d’algorithmes en pipeline de traitement de flux rapides en temps réel, avec boucles de contrôle à bande passante réduite
- Exemples de pré/post-traitement dans les phases d’entrées/sorties

12H00 - Pause déjeuner

13H30 - Atelier de mise en œuvre d’une architecture FPGA :
- Intégration d’un algorithme de filtrage FIR/IIR vidéo sur FPGA Lattice
- Méthodes de visualisation de données sur cible

15H45 - Synthèse/Discussion sur la technologie FPGAs
Quelles sont les missions à donner à un FPGA ? Quels sont les types d’algorithmes adaptés/optimisés avec cette technologie ?

16H15 – Conclusions & Table Ronde « DSP/FPGA un couple gagnant »
- Stratégie de développement d’application de traitement du signal duale DSP/FPGA. Présentation d’exemples pratiques de mises en œuvre industrielles.
- Ressources nécessaires, difficultés.

Prérequis minimum pour la participation à l’atelier :
- Connaissances générales préalables en architectures électroniques et/ou en développement de logiciel embarqué.
- Savoir programmer en langage C

Personnes concernées :
PMEs, startups ou bureaux d’études du secteur électronique au sens large, ayant développé des applications de traitement du signal qui veulent se perfectionner ou qui envisagent de développer pour la première fois ce type d’applications.

Lieu :
INSAVALOR
Bât. CEI1 - RDC
66 Bd Niels Bohr
69100 Villeurbanne

Plan d’accès

Les inscriptions sont closes. Pour connaitre les prochaines sessions de formation en traitement du signal cliquez ici