Logo de la rubrique ATELIER : Le traitement du signal sans stress

ATELIER : Le traitement du signal sans stress

Du 26 mars 2018 09:00 au 28 mars 2018 12:30 Versailles

L’objectif de cette formation, proposée par ALCIOM en partenariat avec CAPTRONIC, est de démystifier le traitement du signal par une approche très orientée applications, associant des présentations théoriques les plus simples possibles des algorithmes fondamentaux, des exemples concrets, une présentation des composants électroniques clés dans de telles architectures, et surtout des travaux pratiques pour se familiariser avec les concepts présentés. Ces travaux pratiques seront réalisés sur l’outil open source SciLab mais seront facilement transposables dans tout environnement de développement.

Destinée en particulier à des ingénieurs R&D, développeurs logiciels, chefs de projets et électroniciens.

Programme :

26 mars 2018 :

9h-9h15 : Accueil et café

9h15-9h45 (30’) : Présentations
-  Présentation de CAP’TRONIC
-  Présentation d’ALCIOM
-  Le programme des deux journées et demie
-  Tour de table, expériences et attentes des participants

9h45-10h05 (20’) : Introduction
-  Qu’est-ce que le traitement du signal ?
-  Structure générale d’une chaîne de traitement du signal
-  Panorama des algorithmes typiques
-  Panorama des applications
-  Ordres de grandeurs économiques

10h05-10h30 (25’) : Un outil gratuit adapté au traitement du signal : SciLab
-  Origine et fonctionnalités
-  Interface utilisateur
-  Types de données
-  La syntaxe des principales commandes
-  Courbes et graphiques
-  Lecture/écriture de fichiers audio
-  La programmation sous SciLab
-  Les bibliothèques dédiées au traitement du signal

10h30-10h45 : Pause

10h45-11h45 (1h) TP : Mise en œuvre de Scilab
-  Création d’un vecteur pseudo-aléatoire, programmation d’une moyenne glissante, graphiques
-  Expérimentation avec un fichier audio : inversion temporelle, ramping de niveau, ...

11h45-12h30 (45’) : Les signaux échantillonnés
-  Les bases, et Shannon...
-  Le repliement de spectre qu’est-ce que c’est ?
-  Sur-échantillonnage et décimation
-  La conception de filtres anti-repliement – Exemples

12h30-13h30 : Déjeuner

13h30-14h15 (45’) : Conversion temps-fréquence
-  Introduction à la transformée de Fourier
-  L’algorithme roi : la FFT
-  Fenêtrage : pourquoi ?
-  Exemples

14h15-14h45 (30’) TP : Mise en œuvre d’une FFT sous Scilab
-  Génération d’un fichier bruité, FFT, analyse

14h15-15h30 (1h15) : Quels processeurs pour le traitement de signal ?
-  Les DSP. Exemple du processeur Blackfin (ADI)
-  Les micro-DSP
-  Les FPGA
-  Et les microcontrôleurs ?
-  La délocalisation des traitements sur PC
-  Bibliothèques de fonctions : Quand ne pas réinventer la roue ?
-  DSP : quelles erreurs éviter ?
-  Exemples de produits typiques

15h30-15h45 : Pause

15h45-16h45 (1h) TP/Démo : Mise en œuvre d’un kit d’évaluation DSP Blackfin
-  Compilation, outils de mise au point, mesure du temps d’exécution d’une FFT, influence des banques mémoire

16h45-17h : Questions/réponses

27 mars 2018

9h-9h15 : Accueil et café

9h15-10h15 (1h) : La conversion Analogique/Numérique
-  Les différents types de convertisseurs A/N (SAR, Sigma-Delta, Flash, Pipeline)
-  Les caractéristiques d’un ADC : DNL, INLR, SFDR, ENOB, etc
-  Composants disponibles : acteurs et état de l’art
-  L’horloge d’échantillonnage : Du jitter au SNR
-  Drivers et filtres anti-repliements
-  Un autre élément fondamental : la référence de tension
-  L’alimentation d’un ADC...
-  Le casse-tête du routage d’une carte signaux mixtes
-  ADC et plan(s) de masse
-  Les différents types de convertisseurs N/A (R-2R, réseau capacitif, par MLI, etc)
-  Les CODEC audio dédiés

10h15-10h45 (30’) TP : Expérimentation d’un ADC
-  Mise en œuvre d’un kit d’évaluation d’ADC rapide, SFDR, FFT, mesure de l’influence de la qualité de l’horloge

10h45-11h : Pause

11h-11h30 (30’) La modulation sigma-delta
-  Limitation d’un convertisseur N/A type MLI
-  Le principe sigma-delta dans le cas N/A
-  Et pour un convertisseur N/A ?
-  L’état de l’art
-  Faire un sigma-delta par logiciel ?

11h30-12h15 TP : Codage d’un modulateur sigma-delta en SciLab
-  Génération d’une tension DC par MLI puis par sigma-delta, comparaison des spectres

12h15-12h30 Questions-réponses

12h30-13h30 : Déjeuner

13h30-14h30 (1h) Le filtrage numérique à réponse finie
-  De la FFT aux filtres FIR
-  Conception d’un filtre FIR
-  Pourquoi le moyennage n’est pas un bon filtre ?
-  Exemple de design de FIR sur microcontrôleur
-  Pourquoi un traitement multirate ?
-  Le filtrage rapide : les filtres CIC

14h30-15h (30’) TP : Codage d’un filtre FIR sous Scilab
-  Conception du filtre et filtrage passe-bande d’un signal audio

15h-15h15 : Pause

15h15-15h45 (30’) Introduction aux filtres récursifs
-  Un filtre récursif basique : la moyenne pondérée glissante
-  Forme générique d’un filtre récursif
-  Du filtre analogique au filtre IIR
-  Outils de conception

15h45-16h15 (30’) La génération de signaux
-  Introduction aux techniques DDS/NCO
-  L’influence des paramètres
-  Comment moduler ?

16h15-16h45 (TP) : Développement d’un DDS en Scilab
-  Génération d’une sinusoïde, d’un sweep, d’une somme de sinusoïdes

16h45-17h : Questions/réponses

28 mars 2017

9h-9h15 : Accueil et café

9h15-10h (45’) Quelques autres techniques utiles
-  Décimation et interpolation
-  La détection synchrone
-  Verrouillage de phase
-  Les mélangeurs numériques

10h-10h30 (30’) Introduction aux techniques de régulation
-  Le régulateur PID
-  Comment régler un PID en pratique
-  Notion de filtre de Kalman

10h30-10h45 : Pause

10h45-11h15 (30’) TP : Expérimentation d’un PID en SciLab
-  Modèle d’un élément chauffant, régulation bang-bang, PID, réglage des paramètres

11h15-11h30 (15’) Traitement du signal & Mise au point : Quelles spécificités ?
-  La difficulté de l’observation
-  Méthodologie de développement
-  Quels outils pour investiguer ?
-  Et la maintenance ?

11h30-12h : Synthèse
-  Les grandes tendances
-  Les grandes erreurs à éviter
-  Les grandes réussites

12h-12h30 : Bilan de la formation et questions/réponses

12h30 : Fin de la formation

Public visé : Concepteurs de produits électroniques et/ou de logiciels embarqués intégrant des besoins en traitement du signal
Prérequis : Connaissances générales en électronique et en programmation

Matériel :

Il est nécessaire que les participants apportent un PC ou Mac portable pour cet atelier (2 Go de RAM minimum, Pentium IV ou mieux).

Lieu de l’événement :

Pépinière d’entreprises de Versailles Grand Parc, 2 place de Touraine, 78000 Versailles
Plan d’accès

Attention, ne pas confondre avec la zone d’activité de la pépinière de la Ville de Viroflay de l’autre côté de la voie ferrée.
Pour ceux qui viennent en voiture, possibilité de stationner sur le parking de la Maison des Associations juste à côté

Participation aux frais

  • Pour les PME adhérentes CAP’TRONIC : prise en charge totale du coût de l’inscription. L’inscription sera validée à réception d’un chèque de caution de 100 €TTC par personne, qui sera renvoyé au participant après l’atelier. En cas d’absence non remplacée à l’atelier, la caution sera encaissée et une facture sera établie. Chèque de caution à retourner par courrier à : JESSICA France – Direction Inter-Régionale PNE - CEA SACLAY/NANO INNOV - Bât. 863 – Point courrier 44 – 91191 GIF SUR YVETTE CEDEX.
  • Pour les entreprises non éligibles [1] et les PME qui ne souhaitent pas adhérer : 1350 € HT soit 1620 € TTC pour les 3 journées et par personne.

Remarque :

Jessica France est titulaire d’un numéro d’agrément de formation continue et est référencé DATADOCK depuis le 1er juillet 2017. La prise en charge de cette formation est donc possible par les Organismes Paritaires Collecteurs Agréés (OPCA) mais attention, l’étude de votre dossier peut prendre plusieurs semaines, renseignez-vous dès maintenant et inscrivez-vous au plus tôt.

Contacts :
Samuel EVAIN - 06 33 38 41 04

Contact Inscriptions :
Florence CAGNARD - 01 69 08 60 54

Inscription obligatoire en ligne
Clôture des inscriptions : 26 février 2018

Le traitement du signal

Notes

[1(*) Critères d’éligibilité : Toute PME de droit français, de taille inférieure à 2000 personnes n’étant pas détenue à plus de 50% par un groupe de plus de 2000 personnes