DEVELOPPEMENT LOGICIEL & MATERIEL SUR PROCESSEUR DSP

Séminaires





Accueil du site > fr > Séminaires > Séminaires - historique 2011 > DEVELOPPEMENT LOGICIEL & MATERIEL SUR PROCESSEUR DSP
Jeudi 10 mars 2011Campus LyonTech de la Doua
Ce séminaire vise à donner aux ingénieurs, les bases théoriques et pratiques qui leur sont nécessaires pour développer des applications architecturées autour des processeurs DSP.
Ce séminaire s’adresse donc à des ingénieurs et techniciens confrontés à la migration d’applications sur des processeurs DSP et désireux d’acquérir une bonne connaissance de ce type de processeur et des outils de développement associés.
Programme de la journée :

9h00 - 12h00 : L’ARCHITECTURE DES DSPS – GENERALITES

Introduction

Présentation générale de l’architecture d’un DSP.
Présentation des principaux fabricants : Analog Devices, Microchip, Texas Instrument.

Architecture des coeurs DSP

ALU, MAC, Shifter, Architecture SIMD, Dual-MAC, jeu d’instructions spécifiques.

Architecture des mémoires (I)

Mémoire Interme, External Bus Unit Interface, Controler SDRAM.

Architecture / Gestion des mémoires (II)

MemoryManagementUnit, Gestion des DMAs, Gestion du Cache Memory.

Architecture des périphériques

Program Sequencer, Gestion des interruptions.

Périphériques des différentes familles

Timers, RTC, Watchdog, SPORT, UART, SPI, GPIO, Boot system…

12h00 - 14h00 : BUFFET

14h00 - 18h00 : LES OUTILS DE DEVELOPPEMENT - EXEMPLE DE MISE EN OEUVRE D’UN DSP

L’environnement Intégré

IDE, assembler, linker, loader, compilateur C.

Développement des applications multimédia

description du compilateur, étude du run-time model, programmation mixte C/Assembleur, stratégie d’optimisation de programmation.

Utilisation des outils de mise au point

EZ-Kit, Emulateur, Flash Programmer, installations des outils, stratégies de debug.

Conseils au design matériel

datasheet, listes des anomalies, évaluation de la consommation, règles de design.

Etude de cas pratiques

par la mise en oeuvre d’un Blackfin, le processeur optimal pour les applications de communication wireless et Ethernet. Analyse & Optimisation de programmation, Benchmark : évaluation des performances. Création de librairies.

Participation gratuite pour les entreprises et inscription obligatoire


Date limite des inscriptions le 4 mars 2011



Inscriptions
Janique PERNOUD
JESSICA FRANCE
Tél. : 04 38 78 90 25
Fax : 04 38 78 50 70
E-mail : pernoud@captronic.fr

Téléchargez les documents présentés lors de ce séminaire (accès réservé aux personnes présentes au séminaire et aux adhérents CAP’TRONIC)
Crédits © JESSICA FRANCE 2005 - 2016
Le programme CAP’TRONIC est financé par le Ministère de l’Economie et des Finances.