FORMATION PRATIQUE à la technologie FPGA et au langage VHDL

Formations





Accueil du site > fr > Formations > Ateliers - historique 2015 > FORMATION PRATIQUE à la technologie FPGA et au langage VHDL
Du 24 au 26 mars 2015Grenoble (38)
S’engager dans des développements sur cibles FPGA… Pourquoi ? Comment ? Avec quelle technologie ? A quel prix ?... Telles sont questions qui surgissent dans l’esprit de tout responsable d’entreprise ou R&D, experts des développements numérique. Ce stage vise à apporter l’essentiel des réponses.
Objectif : découvrir la technologie FPGA et leurs environnements de développement avec partie pratique illustrative.

CONTENU DE LA FORMATION

  • 1 Introduction, Flot de conception
    - Présentation du FPGA, son intérêt, son évolution, son domaine d’application.
    - Explication de l’architecture, de la répartition des éléments et des possibilités d’exploitation de ces différents éléments.
    - Visualisation des éléments logiques, de la mémoire embarquée, des blocs horloges, blocs DSP, PLL, structure de routage etc...
    - Méthodologie de conception, outils

  • 2 Le langage VHDL : simulation et synthèse
    - Décomposition modulaire (instanciation)
    - Typage des données (Std_logic_vector)
    - Unités de conception (entité, architecture, package, configuration)
    - Les signaux et ports, les process (liste des sensibilités, assignement d’un signal, les variables vs. signaux)
    - Simulation évènementielle
    - Machines d’états
    - Présentations des plateformes FPGA Altera
    - Instructions séquentielles et concurrentes
    - Descriptions structurelles et comportementales
    - Déploiement de la maquette de validation

  • 3 TP sur composants programmables
    - Travaux pratiques et programmation VHDL
    - Prise en main d’un outil de simulation
    - Prise en main d’un outil de synthèse VHDL
    - Programmation d’une cible FPGA SRAM
    - Exemples traités : compteur, contrôleur feux de carrefour, UART

  • 4 Compléments de VHDL et synthèse comportementale
    - Librairies IEEE
    - Fonctions et procédures
    - Optimisation de la synthèse relativement à une cible et un cahier des charges
    - Introduction sur les processeurs embarqués.

Personnes concernées : Ce stage s’adresse à des ingénieurs et techniciens, ayant participé ou piloté des développements sur cibles microcontrôleur, qui s’interrogent sur les technologies considérées.

Approche pédagogique : La méthode pédagogique utilisée est à caractère interactif. Les apports théoriques sont étayés par des démonstrations pratiques et seront enrichis par les échanges entre les participants et le formateur.

Effectif maximum : 9 personnes

Responsable pédagogique : Dominique HOUZET, enseignant-chercheur du laboratoire GIPSA Lab.
Il coordonnera les autres intervenants concernés du laboratoire.

INFORMATIONS PRATIQUES :

Tarifs : Prix préférentiel pour les adhérents CAP’TRONIC : 900 €HT/pers pour les 3 jours.
Pour les grandes entreprises et les PME qui ne souhaitent pas adhérer : 1 200 €HT/pers pour les 3 jours.

Remarque : CAP’TRONIC est titulaire d’un numéro d’agrément de formation continue. La prise en charge de cette formation est donc possible par les Organismes Paritaires Collecteurs Agréés (OPCA) mais attention, l’étude de votre dossier peut prendre jusqu’à 4 semaines, renseignez-vous dès maintenant et inscrivez-vous au plus tôt.

Contacts :
Jean-Marie COMBE
Janique PERNOUD

Inscriptions : Dorothée WALLART

Dates et lieu :
Les 24-25 et 26 mars 2015 de 9h00 à 12h30 et de 14h00 à 17h30 (21 heures)
Grenoble INP – Campus MINATEC – Parvis Louis Néel
38000 Grenoble
Crédits © JESSICA FRANCE 2005 - 2016
Le programme CAP’TRONIC est financé par le Ministère de l’Economie et des Finances.