Formation FPGA /VHDL

Formations





Du 8 au 10 octobre 2014Lesquin (59)
Osez le vrai multitâche et maîtriser le potentiel de la logique programmable.
En 3 mots : Puissance, robustesse et déterminisme.

La logique programmable FPGA/CPLD est au centre de tous les futurs développements électroniques. Ils deviennent inévitables de part leurs performances, leurs coûts diminuant et leurs souplesses.
Les FPGA/CPLD prennent place dans toutes sortes de produits industriels et permettent d’attendre de nouveaux niveaux de performances et d’innovation.
INODESIGN place au cœur de son activité l’intégration et la mise en œuvre de cette technologie.
Cette formation de 3 jours permet de comprendre le monde du FPGA et son domaine d’application.

D’apprendre à l’utiliser de la façon la plus efficace possible, à travers des projets réalisés sur des cartes d ’évaluations. De tirer le meilleur profit des architectures proposées par les nouvelles familles de FPGA.
Cette formation permet aussi de maîtriser le langage de programmation des FPGA le VHDL, pour la conception, simulation et vérification. Elle donnera les influences du code VHDL sur le FPGA, mais permettra surtout d’adopter les bons réflexes pour optimiser et rendre portable le code.

Cette formation permettra aussi de prendre en main les outils de développement.

Elle fonctionnera à 60% du temps en exercices pratiques afin de renforcer l’acquisition des connaissances et de permettre de commencer à développer sa propre bibliothèque de fonctions de bases performantes.

Programme :

1. Le FPGA
Durée : ¼ journée

- Explication du micro-cosmos du FPGA, son intérêt, son évolution, son domaine d’application.
- Explication de leur Architecture, de la répartition des éléments et des possibilités d’exploitation de ces différents éléments. Comprendre les spécifiés et les différences par rapport aux Asic.
- Imaginer et concevoir un système a base de FPGA. Visualisation des éléments logiques, de la mémoire embarquée, des blocs horloges, blocs DSP, structure de routage etc...

2. Le VHDL, le langage de programmation du FPGA.
Durée : ¼ journée.

Cette étape permet de voir les bases du langage VHLD sur la base des étapes suivantes :
- Les entrées d’un code : Entities et Architectures, les Std_logic, vector, - Les signaux et ports, L’instanciation, le port map.
- Les process : le conception d’un process, la liste des sensibilités, assignement d’un signal, les variables Vs signaux.
Arithmetic : Operator, package, convertion de type, redimensionnement de bus …
- Les Machines d’États
- Les mémoires : type array.
- Bases de Textio : read, write etc...
- Langage et procédure des Testbenchs,

3. Présentation de la carte de développement et mini labs
Durée ½ journée

Présentation de la carte de développement « Microboard lx9 », à travers un document de présentation, plus un petit exercice simple pour faire clignoter une DEL, afin de prendre en main le flow de conception/programmation au complet.

4. formation sur développement de base
Durée : 1,5 journée

Cette premier étape permettra de prendre en main les outils de développement et surtout d’appliquer les bases du langage VHDL. De plus elle permet de comprendre et utiliser les éléments logiques de base du FPGA de façon optimal. Elle permet aussi de mettre en avance l’inférence du code et l’optimisation des ressources.
Ainsi de comprendre l’impact du style de code sur les performances du FPGA.

- des LUTs, bascules, registre à décalage,
- bloc DSP,
- les blocs de mémoire (RAM internet et Distributed).
- Digital Clock Managment / PLL
- Les entrées/sorties (IOB’s) (iDDR, oDDR, Serdes, Delay etc...)

5. Simulation ,Timming et Analyseur logique
Durée : ½ journée

- Fichier UCF, contrainte Entrée sortie, contrainte horloge...
- l’outil de simulation, intégration et l’utilisation d’IP simple.
- Analyse des timings et utilisation de planhead pour fixé les des zones de code.
- Utilisation de chipscope, analyseur logique intégré.

Pré-requis :

Aux personnes souhaitant comprendre l’essentiel du langage VHDL, de maîtriser le flow de conception, programmation et simulation du FPGA. Puis elle permet d’exploiter au mieux les ressources d’un FPGA, de rendre leur circuit compact, efficace et fiable.

- Aux techniciens - ingénieurs souhaitant améliorer les compétences dans le domaine du circuit logique programmable.
- Aux techniciens - ingénieurs cherchant à comprendre les intérêts de ce type de composants,
- Aux techniciens - ingénieurs cherchant à démarrer un nouveau projet.
- Aux techniciens - ingénieurs aillant une première expérience cherchant une méthodologie sur et de bon reflex rapidement.

Connaissances requises :
Les participants à cette formation doivent avoir les connaissances de base de l’électronique numérique.

Outil et logiciel : le logiciel ISE de Xilinx devra être installé avec la licence 30 jours (afin de pouvoir utiliser chipscope).
Le logiciel est téléchargeable sur le site de xilinx.

Contact :

Florence CAGNARD - Tél. : 01 69 08 60 54 - Mail : cagnard@captronic.fr
Edmond Paternoga - Tél. : 09.60.35.49.62 - Mail : paternoga@captronic.fr

Coût et conditions d’inscription

- 1 200 €HT/pers - Pour les PME non-adhérente à JESSICA France/Programme CAPTRONIC
- 900 €HT/pers – Pour les PME adhérentes à JESSICA France/Programme CAPTRONIC

- Si vous êtes une PME non adhérente, vous pouvez adhérer à l’association JESSICA France pour un montant de 500,00 € HT, pour cela contactez l’ingénieur CAP’TRONIC.

Jessica France est titulaire d’un numéro d’agrément de formation continue. La prise en charge de cette formation est donc possible par les Organismes Paritaires Collecteurs Agréés (OPCA) mais attention, l’étude de votre dossier peut prendre plusieurs semaines, renseignez-vous dès maintenant et inscrivez-vous au plus tôt. Déclaration d’activité enregistrée sous le numéro 82 38 05719 38.

Lieu de l’événement :

LA GALIOTE
18 Rue Marcel Sembat
59810 Lesquin
Crédits © JESSICA FRANCE 2005 - 2016
Le programme CAP’TRONIC est financé par le Ministère de l’Economie et des Finances.