Séminaires High Speed Digital France

Séminaires





Accueil du site > fr > Séminaires > Séminaires - historique 2013 > Séminaires High Speed Digital France
Mardi 4 juin 2013Les Ulis (91)
Jeudi 6 juin 2013Grenoble (38)
Mardi 11 juin 2013Caen (14)
AGILENT TECHNOLOGIES et CAP’TRONIC vous invitent à participer gratuitement à une journée d’échanges technologiques : Conception et Vérification High-Speed Digital
Vous êtes responsable de la conception et de la vérification de systèmes électroniques impliquant des circuits imprimés complexes avec interconnexions haut débits tels que PCIe, DDR, USB, HDMI,… ?

Vous souhaitez contrôler les coûts de développement de vos prototypes ou êtes en difficulté lorsqu’il s’agit de respecter les délais de mise sur le marché ?
Vos interconnexions haut débit demandent à être optimisé pour atteindre vos objectifs de coût, de faible consommation d’énergie, de vitesse de transmission ou pour obtenir le niveau de fiabilité nécessaire.

Nous vous proposons de participer aux séminaires HSD et d’en apprendre ainsi plus sur les méthodes vous permettant de respecter vos spécifications et vos plannings de projets en utilisant les dernières solutions dédiées au design et à la vérification HSD.

Sujets présentés dans ces séminaires :

- Rappel de la solution “Design to Prototyping” & objectifs des séminaires pour 2013

- Analyse 3D EM : Avancées pour l’avant et l’après Design de schéma PCB et la vérification : Anticipez les problèmes d’Intégrités du Signal sur vos connexions en High Speed Digital

- Explorez votre environnement de design incluant les modèles IBIS AMI avec Canal Avancé de Simulation et d’Optimisation pour évaluer les compromis sur le design

- Comment caractériser et debugger les connexions high speed digital sur votre prototype physique – quelle partie de votre design altère votre marge sur le diagramme de l’œil (Eye margins) ?

- Xilinx : The Do’s and Don’ts of High Speed Serial Design in FPGAs

- Micron : DDR2, DDR3 and DDR4 DRAM, highlighting specific features, performance characteristics and design guidelines that are essential to your design and test decisions

- TE Connectivity : Modèle de validation des connecteurs Haut Débit par l’extraction EM et la corrélation avec les mesures.

- MathWorks : Développement sur MATLAB de mesures personnalisées et d’analyses automatisé

- Testronics Labs : Challenges des tests pratiques de l’USB incluant les nouveautés de l’USB-IF

- Thales : Une méthode innovante de simulation pour le Debug des liens multi-gigabits par utilisation de la séparation de le Gigue

Cette journée gratuite d’échanges technologiques, adressée aux Ingénieurs et Chefs de Projet, inclura aussi la participation des fournisseurs majeurs de FPGA, de mémoires et de connecteurs High Speed. Ce séminaire sera notamment l’occasion de vous présenter des exemples concrets et les expériences tirées par des leaders industriels ayant mis en place une stratégie concernant l’Intégrité du Signal au niveau des circuits imprimés.

Les solutions High Speed Digital d’Agilent incluent une gamme d’outils de simulations et de mesure qui vous aideront à relever les challenges qu’implique la conception de vos applications numériques à très haut débit – par exemple, visualiser et traiter les défauts d’Intégrité du Signal lors de la conception ou encore réduire la perturbation de votre système de mesure sur le signal afin d’accroitre votre niveau de confiance des performances de votre système.

Inscription :

cliquez-ici

La journée débutera à 9h00 et se terminera à 17h00, après inscription vous recevrez une lettre de confirmation avec toutes les détails de la journée.

Listes des événements

- 4 Juin 2013 – Les Ulis (91)

- 6 Juin 2013 - Grenoble (38)

- 11 Juin 2013 - Caen (14)

- 13 Juin 2013 - Toulouse (31)

Plus d’information :

cliquez-ici

Crédits © JESSICA FRANCE 2005 - 2016
Le programme CAP’TRONIC est financé par le Ministère de l’Economie et des Finances.