Logo de la rubrique SoPC : mise en œuvre par la pratique d’une conception conjointe matérielle/logicielle sur circuits FPGA pour l’embarqué

SoPC : mise en œuvre par la pratique d’une conception conjointe matérielle/logicielle sur circuits FPGA pour l’embarqué

Du 4 au 6 novembre 2013 TALENCE (33)

Pour connaitre les prochaines sessions de formation sur Logiciel embarque et programmation cliquez ici.




Cet atelier a pour but de faire découvrir l’approche SoPC sur les 2 principaux fournisseurs de circuits FPGA : Xilinx et Altera. Les outils de conception SoPC seront mis en œuvre : Quartus II pour Altera et ISE pour Xilinx. Pour la partie logicielle, on mettra en œuvre le langage C directement sur la cible Altera et le langage C sous Linux embarqué sur la cible Xilinx.

Les systèmes embarqués sont aujourd’hui de plus en plus complexes et font appel à des circuits numériques de type FPGA (Field Programmable Gate Array) pour la conception de fonctionnalités numériques complexes. L’approche de conception est alors dans ce cas une approche de conception conjointe matérielle/logicielle appelée « codesign » où une fonctionnalité complexe allie à la fois une logique programmée pour sa flexibilité et une logique câblée pour ses performances.
Le codesign est généralement utilisé pour concevoir des systèmes sur silicium ou SoPC (System on Programmable Chip) dans le cas d’un circuit FPGA. L’ensemble des périphériques est alors intégré dans le circuit FPGA y compris le processeur.

Public visé et prérequis minimum : PMEs, startups ou bureaux d’études du secteur électronique au sens large qui souhaitent se perfectionner dans la conception numérique. Une connaissance de la ligne de commande sous Linux et une très bonne connaissance du langage C sont nécessaires, la connaissance VHDL n’est pas indispensable, mais elle serait un plus.

Processeurs mis en œuvre : processeur softcore NIOS II d’Altera sur circuit FPGA Altera Stratix et processeur hardcore PowerPC sur circuit FPGA Xilinx Virtex-5

Intervenant : Patrice Kadionik ENSEIRB-MATMECA

PROGRAMME

  • JOUR 1 : Mise en œuvre du SoPC avec Altera
    Introduction - Présentation de la carte cible Altera Stratix 1S10 - Présentation du processeur softcore NIOS II d’Altera. Travaux Pratiques : Intégration d’un périphérique matériel : contrôleur VGA. Questions/Réponses sur le matériel & le logiciel.
  • JOUR 2  : Mise en œuvre du SoPC avec Xilinx
    Introduction - Présentation de la carte cible Xilinx ML 507 - Présentation du processeur hardcore PowerPC de Xilinx.
    Travaux Pratiques : Intégration d’un Linux embarqué sur la carte cible. Présentation du Linux Embarqué. Questions/Réponses sur le matériel & le logiciel.
  • JOUR 3  : Mise en œuvre du SoPC avec Xilinx (suite & fin)

Travaux Pratiques : intégration d’une application utilisateur dans la « RAM disk ». Intégration d’un périphérique matériel : Timer 64bits.Tests Logiciels.

  • Conclusion/Discussion : Conseils/Pièges à éviter.

Les inscriptions sont closes. Pour connaitre les prochaines sessions de formation sur Logiciel embarque et programmation cliquez ici