SoPC : mise en œuvre par la pratique d’une conception conjointe matérielle/logicielle sur circuits FPGA pour l’embarqué

Formations





Accueil du site > fr > Formations > Ateliers - historique 2013 > SoPC : mise en œuvre par la pratique d’une conception conjointe (...)
Du 4 au 6 novembre 2013TALENCE (33)
Cet atelier a pour but de faire découvrir l’approche SoPC sur les 2 principaux fournisseurs de circuits FPGA : Xilinx et Altera. Les outils de conception SoPC seront mis en œuvre : Quartus II pour Altera et ISE pour Xilinx. Pour la partie logicielle, on mettra en œuvre le langage C directement sur la cible Altera et le langage C sous Linux embarqué sur la cible Xilinx.
Les systèmes embarqués sont aujourd’hui de plus en plus complexes et font appel à des circuits numériques de type FPGA (Field Programmable Gate Array) pour la conception de fonctionnalités numériques complexes. L’approche de conception est alors dans ce cas une approche de conception conjointe matérielle/logicielle appelée « codesign » où une fonctionnalité complexe allie à la fois une logique programmée pour sa flexibilité et une logique câblée pour ses performances.
Le codesign est généralement utilisé pour concevoir des systèmes sur silicium ou SoPC (System on Programmable Chip) dans le cas d’un circuit FPGA. L’ensemble des périphériques est alors intégré dans le circuit FPGA y compris le processeur.

Public visé et prérequis minimum : PMEs, startups ou bureaux d’études du secteur électronique au sens large qui souhaitent se perfectionner dans la conception numérique. Une connaissance de la ligne de commande sous Linux et une très bonne connaissance du langage C sont nécessaires, la connaissance VHDL n’est pas indispensable, mais elle serait un plus.

Processeurs mis en œuvre : processeur softcore NIOS II d’Altera sur circuit FPGA Altera Stratix et processeur hardcore PowerPC sur circuit FPGA Xilinx Virtex-5

Intervenant : Patrice Kadionik ENSEIRB-MATMECA

PROGRAMME
  • JOUR 1 : Mise en œuvre du SoPC avec Altera
    Introduction - Présentation de la carte cible Altera Stratix 1S10 - Présentation du processeur softcore NIOS II d’Altera. Travaux Pratiques : Intégration d’un périphérique matériel : contrôleur VGA. Questions/Réponses sur le matériel & le logiciel.

  • JOUR 2  : Mise en œuvre du SoPC avec Xilinx
    Introduction - Présentation de la carte cible Xilinx ML 507 - Présentation du processeur hardcore PowerPC de Xilinx.
    Travaux Pratiques : Intégration d’un Linux embarqué sur la carte cible. Présentation du Linux Embarqué. Questions/Réponses sur le matériel & le logiciel.

  • JOUR 3  : Mise en œuvre du SoPC avec Xilinx (suite & fin)

Travaux Pratiques : intégration d’une application utilisateur dans la « RAM disk ». Intégration d’un périphérique matériel : Timer 64bits.Tests Logiciels.
  • Conclusion/Discussion : Conseils/Pièges à éviter.

INFORMATIONS PRATIQUES

Date et lieu : 4, 5 et 6 Novembre 2013 de 9h00 à 17h00 – ENSEIRB 1, Avenue du Docteur Schweitzer - Domaine Universitaire – 33405 TALENCE CEDEX.

Participation aux frais :
Pour les adhérents CAP’TRONIC : prise en charge totale du coût de l’inscription dans la limite de 10 hommes.jour dans l’année d’adhésion de l’entreprise. La participation à l’atelier est donc gratuite, l’inscription sera validée à réception d’un chèque de 100 €TTC par personne qui sera rendu au participant lors de l’atelier. En cas d’absence non remplacée à l’atelier, la caution sera encaissée et une facture établie.

Si vous êtes une PME non adhérente, vous pouvez adhérer à l’association JESSICA France pour un montant de 598,00€ TTC, pour cela contactez l’ingénieur CAP’TRONIC.
Pour les grandes entreprises et les PME qui ne souhaitent pas adhérer : 1435,20 € TTC (TVA 19,6% incluse), soit 1 200 € HT pour les trois journées

Remarque : Nous n’avons pas de numéro d’agrément de formation continue.

Contact et inscription : Thierry ROUBEIX 06 68 00 25 47 – Inscrivez-vous par email au plus tôt : roubeix@captronic.fr Retournez votre chèque de réservation par courrier : JESSICA France - Parc d’Activités Georges Petit - 43-47, rue Marcel Sembat - 33130 BEGLES
Crédits © JESSICA FRANCE 2005 - 2016
Le programme CAP’TRONIC est financé par le Ministère de l’Economie et des Finances.