Validation formelle de systèmes industriels critiques

Séminaires





Accueil du site > fr > Séminaires > Séminaires - historique 2013 > Validation formelle de systèmes industriels critiques
Jeudi 18 avril 2013 13:30-18:00INRIA Montbonnot (38)
Le club de veille technologique In’ Tech, en partenariat avec CAP’TRONIC, organise une demi-journée de rencontres entre chercheurs et industriels sur le thème " Validation formelle de systèmes industriels critiques ".



Programme



13h30 - 13h40
  • Introduction
    Radu Mateescu directeur de recherche, responsable de l’équipe CONVECS Inria

Les composants informatiques, matériels et logiciels, sont devenus omniprésents dans tous les secteurs de la vie et de la société. Le parallélisme, la communication et la synchronisation se manifestent à tous les niveaux, depuis l’échelle microscopique des réseaux sur puce jusqu’à l’échelle macroscopique des grilles et des nuages de calcul, en passant par les ordinateurs et dispositifs embarqués multi-coeurs.

Les applications informatiques qui exploitent ces équipements sont complexes et souvent critiques, leurs défaillances pouvant avoir des conséquences lourdes en termes humains et économiques. C’est pourquoi, une conception rigoureuse des systèmes critiques, basée sur l’utilisation des méthodes formelles et assistée par des outils de validation adéquats, est devenue plus nécessaire que jamais.

Cette édition du séminaire In’Tech propose un panorama des progrès récents des méthodes formelles et des techniques de validation mises en oeuvre pour améliorer la fiabilité des systèmes critiques. Plusieurs approches de validation (preuve formelle, analyse statique, vérification, génération de tests) sont illustrées, ainsi que leurs applications en contexte industriel.

13h40 - 14h10
  • Arithmétique virgule flottante et validation
    Jean-Michel Muller, directeur de recherches au CNRS, équipe ARIC Inria

14h10 - 14h40
  • An overview of the Astrée analyzer
    Jérôme Feret, chercheur équipe ABSTRACTION

14h40 - 15h10
  • Des processus métier et exigences aux tests pour les grands systèmes complexes
    Bruno LEGEARD, Scientific advisor, Smartesting

15h10 - 15h40
  • Formal Modeling and Verification of Concurrent Systems using CADP
    Radu Mateescu directeur de recherche, responsable de l’équipe CONVECS Inria

15h40 - 16h30
  • Pause et découverte des stands

UXP
Smartesting
Equipe de recherche Convecs Inria
Serma Ingénierie
Cap’Tronic

16h30 - 17h00
  • Sûreté de Fonctionnement des Logiciels Critiques : État des lieux et évolutions récentes
    Julien CANCELIER, Serma Ingénierie

17h00 - 17h30
  • Systèmes, logiciels et données : application industrielle des méthodes formelles
    Mathieu Clabaut, Systerel

17h30 - 18h00
  • Ingénierie d’exigences fonctionnelles à l’aide de langages synchrones
    Erwan Jahier, ingénieur de recherche CNRS équipe synchrone laboratoire Verimag

Plus d’informations

Lien d’inscription
Crédits © JESSICA FRANCE 2005 - 2016
Le programme CAP’TRONIC est financé par le Ministère de l’Economie et des Finances.