






- les ratios de perçage.
- Matière low CTE.
- Epargne de vernis autour des vias.
- Problèmes pour demain.

Les ratios de perçage à respecter:


A/ Trous traversants:  
Ép. / diam.  $\leq 8$

B/  $\mu$  vias:  
Ép. / diam.  $\leq 0,8$






Diamètre du trou 0,3 mm




Diamètre du trou 0,45 mm



## Estimation des durées de vie:


	Ø 0,3 mm	Ø 0,45 mm
Nombre de cycles à rupture (N) (coef)	<b>N</b>	<b>N x 1.3</b>

- µ via très fiables



**Minimiser les contraintes en z:**


- matériaux chargés
- haut  $T_g$



**Protection de la piste, risque de court circuit avec le plan d'alimentation**




**Risque de déséquilibre du composant en cas de fluage de l'alliage dans le via**



**Risque de court circuit entre via et plage CMS**








**Vias bouchés. Risque de pollution  
et d'oxydation du via**

**La solution: utilisation de point de centre couplé au  
dépôt du vernis au spray.**


**Diam. Point de centre = Diam. Via + 100µm**




$\mu$  via fill-in pour via in pad




Pad on hole





Vias stackés



muticouches séquentiel  $\mu$ via HDI (2 – n – 2)



- Utiliser des matériaux avec des CTE x,y proches de la céramique (5 ppm)
- Tenue des plages de cuivre
- Avoir des composants enterrés
- ...







**Le niveau de performance attendu et la complexification des designs rend la relation concepteur-fabricant indispensable:**

**La solution:**

**Co-design**

**CSI Sud-Ouest  
143, chemin de Fenouillet  
31200 Toulouse  
05 62 75 86 80  
[csi@cimulecgroup.com](mailto:csi@cimulecgroup.com)**