Logo de la rubrique ATELIER : Initiation à la programmation temps réels avec FreeRTOS sur cœur Cortex-M

ATELIER : Initiation à la programmation temps réels avec FreeRTOS sur cœur Cortex-M

Du 25 au 27 septembre Toulouse (31)

L’architecture ARM est connue pour offrir un des meilleurs ratios performance/efficacité du marché, tout en consommant très peu d’énergie. Ces architectures ARM ont d’ailleurs pris naturellement possession du marché de la mobilité et équipent l’essentiel des smartphones du marché et de nombreux produits embarqués industriels.

Le noyau temps réel FreeRTOS est particulièrement bien adapté à ces architectures par sa faible empreinte et ses performances.

OBJECTIFS

• Avoir une vue d’ensemble sur les architectures Cortex-M
• Comprendre l’implémentation et le debug des programmes sur Cortex-M
• Comprendre la gestion des interruptions
• Avoir une vue d’ensemble sur les architectures STM32F
• Découverte du concept du multitâche temps-réels
• Comprendre les contraintes temps réels lors de la mutualisation des ressources.
• Comprendre l’architecture FreeRTOS
• Découverte des services et API FreeRTOS.
• Apprendre comment développer et debugger des applications sous FreeRTOS

Intervenant : LEZ-CONCEPT – Eric BAHIER

PROGRAMME

JOUR 1

• ARM
• STM32 du M0 au M7
• Cartes de travail "nucleo 64 STM32F302" et sa carte de périphérique
• Les outils de travail
o Cube Mx, librairie,débogueur...
• Debug et génération de code
o Interface de debug, point d’arrêt, variable...
• Introduction à FreeRTOS
o Caractéristiques et architectures de FreeRTOS
o Obtenir le code source du FreeRTOS
o Structure des répertoires et des fichiers
o Types de données & de codage, Conventions synthaxique
o Vie et mort d’une tâche
• Travaux Pratiques : GPIO en temps réels

JOUR 2

• Fichier de configuration
• Gestion de la mémoire
• Pile, dimensionnement, sécurité
• Interruptions et priorité
o Sous ARM
o Sous FreeRTOS
• Evènements externes, ou interruptions matérielles
• Communication entre tâche
o Binary sémaphore,Mutex…
• Bus de communications : I2C & SPI
• Travaux Pratiques : GPIO, bus I2C et SPI sous FreeRTOS

JOUR 3

• Communication entre tâche
• Queue
• Gestion de la mémoire
• DMA
• Travaux Pratiques : " SD-Card"
• Périphériques de communication :
o CAN
o Ethernet
• FPU
• Travaux Pratiques

INFORMATIONS PRATIQUES

Public visé et prérequis : PME, start-ups ou bureaux d’études du secteur électronique au sens large qui envisagent de monter en compétence dans la maîtrise des outils de développement de logiciels embarqués. Les stagiaires devront maîtriser le développement d’applications en C et avoir une connaissance de base sur les systèmes embarqués.

Date et lieu :
- Du 25 au 27 septembre 2018 de 09h00 à 12h30 et de 13h30 à 17h00

- LAAS/CNRS – 7, avenue du Colonel Roche - 31000 TOULOUSE

Participation aux frais :
Pour les adhérents CAP’TRONIC : prise en charge totale du coût de l’inscription dans la limite de 10 hommes/jour dans l’année d’adhésion de l’entreprise. La participation à l’atelier est donc gratuite, l’inscription sera validée à réception d’un chèque de caution de 100 €TTC par personne qui sera renvoyé au participant après l’atelier. En cas d’absence non remplacée à l’atelier, la caution sera encaissée et une facture établie.

Si vous êtes une PME non adhérente, vous pouvez adhérer à l’association JESSICA France pour cela contactez l’ingénieur CAP’TRONIC.
Pour les grandes entreprises et les PME qui ne souhaitent pas adhérer : 1 350,00 € HT soit 1 620,00 € TTC (TVA 20% incluse), pour les trois journées

Remarque : La prise en charge de cette formation est possible par les Organismes Paritaires Collecteurs Agréés (OPCA) - Déclaration d’activité formation continue CAP’TRONIC enregistrée sous le numéro 82 38 05719 38 auprès du Préfet de région de Rhône-Alpes

Contact et inscription :
Richard SALVETAT : 06 86 40 94 52 – Inscrivez-vous par email au plus tôt : salvetat@captronic.fr
Retournez votre chèque d’inscription par courrier :
LAAS/CNRS – 7, avenue du Colonel Roche - BP 54200 - 31031 TOULOUSE Cedex 4