Le Langage VHDL
Cette formation vous présente le langage nécessaire au développement de FPGA. Vous pourrez acquérir des compétences générales dans la pratique du VHDL et développer votre premier projet VHDL sur des exemples simples en lien avec le filtrage et le traitement du signal. La formation alterne apports théoriques et applications pratiques sur cible Xilinx.
OBJECTIFS
Assimiler les concepts et la syntaxe du VHDL Mettre en oeuvre le process flow VHDL depuis le codage jusqu’à la configuration. Acquérir un début d’autonomie et une bonne méthodologie de conception Découvrir les techniques de filtrage sur FPGA
PUBLIC VISE
Technicien ou ingénieur en électronique ayant une bonne connaissance de l’électronique numérique (circuit logique, bascule, FIFO…) et maîtrise des outils informatiques
PREREQUIS
Avoir une bonne connaissance de l’électronique numérique (circuit logique, bascule, FIFO...).
Les PC seront mis à disposition avec les outils de développement.
INTERVENANT
Formateur expérimenté, intervenant dans des missions de conseil et d’assistances techniques en entreprise.
Le programme CAP’TRONIC aide, chaque année, 400 entreprises à monter en compétences sur les technologies liées aux systèmes électroniques et logiciel embarqué
DUREE
3 jours, soit 21 heures.
PRIX
Consulter Sébastien SALAS, salas@captronic.fr - 06 87 83 32 32
LIEU
Formation à distance ou en présentiel
PROGRAMME
Tour de table
Jour 1
Introduction aux technologies des composants, Ressources internes FPGA exemple famille de quelques fabricants
Les principes d’une conception VHDL Les Objets VHDL Les Opérateurs VHDL Assignation concurrente Assignation séquentielle
Travaux Pratiques
Le but est de réaliser les premiers codes VHDL de base sur des fonctions simples jusqu’à la simulation des blocs réalisés
Jour 2
Code Générique Compléments sur les Testbenchs
Les règles de conception Les machines d’états
Travaux Pratiques
Le but est de passer en revue la totalité du process flow VHDL depuis le codage jusqu’à la configuration. Le stagiaire utilisera les outils de synthèse, de simulation, de placement routage sur un design existant puis sur un code à écrire sur la base d’un cahier des charges. Une mise en oeuvre des designs sera enfin réalisé sur carte d’évaluation Zybo7-20 (une part stagiaire).
Jour 3
Travaux Pratiques
Utilisation des ressources de la carte Zibo7-20 avec interfaçage de convertisseur analogique/numérique Mise en place des briques de bases à des applications de traitement du signal
Tour de table
ORGANISATION
Moyens pédagogiques : Support de cours et Travaux pratique sur PC et plateforme fournie. Une assistance pédagogique sur le cours sera assurée par le formateur pendant 1 mois à l’issue de la formation.
Moyens permettant d’apprécier les résultats de l’action : Evaluation de l’action de formation par l’envoi d’un questionnaire de satisfaction à chaud à l’issue de la formation, puis d’un questionnaire à froid quelques semaines après la formation.
Moyen permettant de suivre l’exécution de l’action : Evaluation des connaissances via un questionnaire avant et après la formation. Feuilles de présence signées par chaque stagiaire et le formateur par demi-journée de formation.
Sanction de la formation : Attestation d’assiduité/ de présence
RENSEIGNEMENTS ET INSCRIPTION
Sébastien SALAS, salas@captronic.fr - 06 87 83 32 32
Pour toute question y compris les conditions d’accès pour les publics en situation de handicap.
Les informations recueillies sur ce formulaire sont enregistrées dans un fichier informatisé par JESSICA France à des fins de communication via emailing. Elles sont conservées jusqu’à votre demande de désinscription et sont destinées aux équipes de JESSICA France localisées en France. Conformément à la loi « informatique et libertés », vous pouvez exercer votre droit d’accès aux données vous concernant et les faire rectifier en contactant contact@captronic.fr
Informations mises à jour le 20/07/2023