Logo de la rubrique Le Langage VHDL

Le Langage VHDL

Cette formation vous présente le langage nécessaire au développement de FPGA. Vous pourrez acquérir des compétences générales dans la pratique du VHDL et développer votre premier projet VHDL sur des exemples simples en lien avec le filtrage et le traitement du signal. La formation alterne apports théoriques et applications pratiques sur cible Xilinx.

OBJECTIFS

- Assimiler les concepts et la syntaxe du VHDL
- Mettre en œuvre le process flow VHDL depuis le codage jusqu’à la configuration.
- Acquérir un début d’autonomie et une bonne méthodologie de conception
- Découvrir les techniques de filtrage sur FPGA

PUBLIC VISE

Ingénieurs, Techniciens, concepteurs et développeurs de produits électroniques et systèmes embarqués

PREREQUIS

Avoir une bonne connaissance de l’électronique numérique (circuit logique, bascule, FIFO...).
Les stagiaires devront venir avec leur propre PC compatible avec les outils de développement Xilinx (Vivado, la version sera communiquée avant la formation).

INTERVENANT

Formateur expérimenté, intervenant dans des missions de conseil et d’assistances techniques en entreprise.
Le programme CAP’TRONIC aide, chaque année, 400 entreprises à monter en compétences sur les technologies liées aux systèmes électroniques et logiciel embarqué

LIEU

CRESITT Industrie – LAB’O - 1 avenue du Champs de Mars – CS 30019 – 45074 Orléans

PRIX

Non-adhérent : 1800 € HT
Adhérent CAP’TRONIC : 1400 € HT

Remarque : Jessica France est titulaire d’un numéro d’agrément de formation continue et est référencé DATADOCK depuis le 1er juillet 2017. Cette formation est éligible au financement par votre Opérateur de Compétences (OPCO) hors CPF.

PROGRAMME

Tour de table

Jour 1
- Introduction aux technologies des composants,
- Ressources internes FPGA exemple famille de quelques fabricants
- Les principes d’une conception VHDL
Les Objets VHDL
Les Opérateurs VHDL
Assignation concurrente
Assignation séquentielle
- Code Générique
- Compléments sur les Testbenchs
- Les règles de conception
- Les machines d’états

Jour 2 - Travaux pratiques
Le but est passer en revue la totalité du process flow VHDL depuis le codage jusqu’à la configuration.
Le stagiaire utilisera les outils de synthèse, de simulation, de placement routage sur un design existant puis sur un code à écrire sur la base d’un cahier des charges.
Une mise en œuvre des design sera enfin réalisé sur carte d’évaluation Zybo7-20 (une part stagiaire).
Les PC ne sont pas mis à disposition, les stagiaires devront venir avec leur propre machine compatible avec les outils de développement Xilinx (Vivado, la version sera communiquée avant la formation).

Jour 3 - Techniques de filtrage sur FPGA
Quantification et Virgule fixe sur des opérateurs linéaires (matin)
rappels sur la quantification (origine du bruit dans la conversion analog /num, le modèle statisitique, les effets sur le spectre…)
les nombres à virgule fixe et l’arithmétique associée
les outils mathématiques pour dimensionner la dynamique
application au filtrage numérique

L’approche polyphase et multicadence. (Après-midi)
la théorie
l’architecture pour une mise en œuvre sur un FPGA
La formation portera sur les techniques de filtrage avec un focus sur les filtres polyphases.

La journée inclut des travaux pratiques sur carte d’évaluation Zybo7-20

Tour de table

ORGANISATION

MOYENS PEDAGOGIQUES
Support de cours et Travaux pratique sur PC et plateforme fournie. Une assistance pédagogique sur le cours sera assurée par le formateur pendant 1 mois à l’issue de la formation.

MOYENS PERMETTANT D’APPRECIER LES RESULTATS DE L’ACTION
Evaluation de l’action de formation par l’envoi d’un questionnaire de satisfaction à chaud à l’issue de la formation, puis d’un questionnaire à froid quelques semaines après la formation.

MOYEN PERMETTANT DE SUIVRE L’EXECUTION DE L’ACTION
Evaluation des connaissances via un questionnaire avant et après la formation. Feuilles de présence signées par chaque stagiaire et le formateur par demi-journée de formation.

SANCTION DE LA FORMATION
Attestation de présence.

Remarque : Jessica France est titulaire d’un numéro d’agrément de formation continue et est référencé DATADOCK depuis le 1er juillet 2017. Cette formation est éligible au financement par votre Opérateur de Compétences (OPCO) hors CPF.

RENSEIGNEMENTS ET INSCRIPTION

Florence CAGNARD, cagnard@captronic.fr - 06 70 73 23 43
Pour toute question y compris les conditions d’accès pour les publics en situation de handicap.

Le Langage VHDL du 04 au 06 octobre 2022 à Orléans (45)



Les informations recueillies sur ce formulaire sont enregistrées dans un fichier informatisé par JESSICA France à des fins de communication via emailing. Elles sont conservées jusqu’à votre demande de désinscription et sont destinées aux équipes de JESSICA France localisées en France. Conformément à la loi « informatique et libertés », vous pouvez exercer votre droit d’accès aux données vous concernant et les faire rectifier en contactant

Informations mises à jour le 29/09/2022